


Allegro High-Speed Option

Allegro® Allegro High-Speed Option은 Allegro PCB Editor와 통합된 유ти리티 제품으로, Timing Vision, AiPT, AiDT, Accelerated Timing Closure을 적용함으로써 복잡한 처리를 손쉬운 설계로 진행 할 수 있다.

Allegro High-Speed Option

High Speed Option Constraint Manager는 많은 전기 설계 규칙과 PCB Editor의 온라인 테스트에 의해 확장된다. 여기에 DDR2, DDR3, DDR4, PCI Express 및 USB 3.0과 같은 현대의 고속 인터페이스 설계에 필요한 모든 규칙이 표시된다. PCB Editor에서는 DRC 위반이 실시간으로 표시된다. 이 옵션을 사용하면 일련의 신호에 topology를 적용할 수 있다. Topology는 일련의 배선 기본설정 뿐만 아니라 종료 저항을 드라이버 또는 신호 수신기에 더 가깝게 하는 것과 같은 제약 조건을 포함할 수 있다.

그런 다음 제약 조건 기반 PCB 설계 시스템은 신호가 topology와 관련된 규칙에 부합하지 않는 경우 제약 조건 관리자를 통해 피드백을 제공하여 가능한 한 빨리 문제가 식별되도록 보장한다. 또한 die2di2 길이/지연 일치를 위해 via, 커넥터 핀 및 IC패키지 핀을 통한 자연 점검도 가능하게 한다.




Accelerated Timing Closure

DDR3/DDR4, PCIe, SATA 등과 같은 오늘날의 고급 인터페이스에서 데이터 속도가 증가하고 공급 전압이 감소함에 따라 PCB 설계자는 인터페이스의 신호가 타이밍 요구 사항을 충족하는지 확인하기 위해 더 많은 시간을 투자해야 한다. PCB의 밀도가 증가하면 모든 신호가 타이밍 요구 사항을 충족하도록 타이밍 폐쇄에 도달하려는 노력이 크게 증가할 수 있다. PCB 설계자는 점점 더 복잡해지는 이 과제를 해결하기 위해 이러한 새로운 tool이 필요하다.


Timing Vision

Timing Vision은 사용자가 실시간 지연 및 위상 정보를 Routing화면에서 그래픽으로 직접 볼 수 있는 혁신적이고 독특한 환경이다. 배선 인터페이스의 타이밍/길이의 현재 상태를 평가하려면 제약 조건 관리자 또는 요소 표시 명령 사용에 대한 많은 트립이 필요하다. 임베디드 경로 엔진을 사용하여 신호 간의 복잡한 타이밍 제약 및 상호 의존성을 평가하면 사용자 정의의 추적/연결 라인 컬러링을 통해 배선 된 신호 세트(DDRx byte lane 또는 전체 DDRx 인터페이스)의 현재 상태를 보여준다. 지연 문제를 가능한 가장 간단한 용어로 정의하기 위해 스티플 패턴과 사용자 정의된 데이터 텁 정보를 제공합니다. 임베디드 경로 엔진을 통해 Timing Vision은 인터랙티브 편집 중에 사용자에게 실시간 피드백을 제공하고 대규모에서 Timing을 해결하는 전략을 개발할 수 있는 능력을 향상시킨다. Bus 또는 인터페이스 (예: DDRx, PCIe 등) Auto-interactive Phase Tuning(AiPT) 및 Auto interactive Delay Tune(AiDT) 기능과 함께 사용자는 고급 튜닝 시간을 단축할 수 있다. DDRx와 같은 인터페이스는 기존 방법을 사용하여 수동으로 수행하는데 걸리는 시간의 1/3에 해당한다.




AiPT(Auto-interactive Phase Tuning)

DDRx와 같은 인터페이스의 Differential Pair 설계자가 Static Phase만 아니라 dynamic Phase도 일치시킬 것을 요구한다. 모두의 일치 단계 인터페이스의 Differential Pair는 나머지 신호를 조정하고 일치시키기 전에 필요한 첫 번째 단계이다. 자동으로 AiPT는 선택한 Differential Pair Static Phase, Dynamic Phase와 일치한다. 이 기능은 사용자가 추적 확장 또는 축소를 위한 여러 옵션과 패드 입력/종료 옵션을 허용하는 일련의 매개 변수와 함께 작동한다. AiPT를 통해 사용자는 Differential Pair의 정적 단계와 동적 단계를 일치시키는 시간을 크게 단축할 수 있다.



AiDT(Auto interactive Delay Tune)

DDRx와 같은 인터페이스의 신호에 대한 지연 튜닝은 기존의 수동 방식을 사용할 때 너무 많은 시간을 소모한다. AiDT는 사용자 정의 타이밍 제약 및 조정 매개 변수에 따라 사용자가 선택한 라우팅 바이트 레인 또는 인터페이스에서 튜닝 패턴을 자동으로 생성한다. AiDT는 연결에 필요한 길이를 계산한다. 타이밍 제약 조건을 충족하고 튜닝 패턴을 추가할 때 제어된 푸시/쇼브 기술을 활용한다.



Backdrilling

고속 옵션을 사용하면 중요한 고속 신호에 대한 비유를 지정하여 이를 방지할 수 있다. 성찰 PCB의 내부 코어(들)를 다시 drilling 할 경우 하단, 상단 또는 Any Layer에서 backdrill NC 및 범례 파일(Backdrill NC and Legend Files) 출력 보고서를 통해 사용자는 PCB 제조업체에 drilling 정보를 다시 전송할 수 있다.